File:4-fach-NAND-C10.JPG
預覽大細:481 × 600 像素。 第啲解像度:192 × 240 像素|385 × 480 像素|967 × 1,206 像素。
原本檔案 (967 × 1,206 像素,檔案大細:1.6 MB ,MIME類型:image/jpeg)
檔案歷史
撳個日期/時間去睇響嗰個時間出現過嘅檔案。
日期/時間 | 縮圖 | 尺寸 | 用戶 | 註解 | |
---|---|---|---|---|---|
現時 | 2012年4月10號 (二) 15:12 | 967 × 1,206(1.6 MB) | Dgarte | {{Information |Description=4-faches Nand-Gatter der Transistor-Transistor-Logik |Source={{own}} |Date= 1968 |Author= Dgarte |Permission= |other_versions= }} |
檔案用途
以下嘅21版用到呢個檔:
全域檔案使用情況
下面嘅維基都用緊呢個檔案:
- ar.wikipedia.org嘅使用情況
- bn.wikipedia.org嘅使用情況
- ca.wikipedia.org嘅使用情況
- cs.wikipedia.org嘅使用情況
- de.wikipedia.org嘅使用情況
- en.wikipedia.org嘅使用情況
- Semiconductor device fabrication
- Semiconductor
- Moore's law
- Semiconductor industry
- 90 nm process
- 65 nm process
- International Technology Roadmap for Semiconductors
- ZMDI
- 32 nm process
- Transistor count
- 22 nm process
- 130 nm process
- 180 nm process
- Template:Semiconductor manufacturing processes
- 14 nm process
- 250 nm process
- 800 nm process
- 1 μm process
- 1.5 μm process
- 3 μm process
- 10 µm process
- 600 nm process
- 350 nm process
- Die shrink
- 10 nm process
- 45 nm process
- 5 nm process
- 7 nm process
- List of semiconductor scale examples
睇呢個檔案嘅更多全域使用情況。