異或門

輸入		輸出
A	B	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

異或門（XOR gate）係實現邏輯異或嘅一個邏輯門，A同B要輸入值一樣，輸出先至係0，如果唔係嘅話就會係1。